Description

Con el incremento de prestaciones en los circuitos integrados, y la mayor demanda de aplicaciones portÃ¡tiles, la estimaciÃ³n del consumo se ha convertido en un factor clave en el diseÃ±o. El impacto de las tÃ©cnicas de reducciÃ³n del consumo es especialmente significativo en niveles altos de abstracciÃ³n, por lo que se hace necesario por parte del diseÃ±ador disponer de tÃ©cnicas de predicciÃ³n del consumo a los niveles de sistema y arquitectura. A nivel RTL se caracteriza el consumo de los bloques bÃ¡sicos en macro bloques, que dependen de las propiedades estadÃsticas de las seÃ±ales asociadas a Ã©ste bloque. Se presenta una nueva metodologÃa de estimaciÃ³n del consumo para circuitos a nivel arquitectura o RTL (register transfer level). La metodologÃa presentada resuelve la propagaciÃ³n de los valores estadÃsticos de las seÃ±ales del circuito de una manera eficiente. La tÃ©cnica estÃ¡ basada en la caracterizaciÃ³n de Ã©stas desde un punto de vista frecuencial. TambiÃ©n se presenta un nuevo mÃ©todo de caracterizaciÃ³n a nivel de sistema del consumo, de tal manera que permite facilitar, de una manera eficiente, la selecciÃ³n entre diferentes alternativas de diseÃ±o.